LPC1853FET256 a enfoncé le processeur de bras

LPC1853FET256 a enfoncé des processeurs que les contrôleurs ARMENT les lecteurs MCU NXP LPC1853JET256 des microcontrôleurs RFID

 Microcontrôleur à 32 bits de haute performance (MCU) basé sur le noyau d'Arm® Cortex®-M3

• Microcontrôleurs de BRAS - kB SRAM de MCU Cortex-M3 MCU 136
• BRAS à 32 bits Cortex-M3 MCU de LPC185x/3x/2x/1x ; jusqu'à 1 éclair de mb et 136 kB SRAM ; Ethernet, deux USB ultra-rapide, affichage à cristaux liquides, EMC

• Les LPC185x/3x/2x/1x sont le BRAS Cortex-M3 ont basé des microcontrôleurs pour des applications incluses. Le BRAS Cortex-M3 est un noyau de prochaine génération qui offre des améliorations de système telles que la consommation de puissance faible, augmenté corrigent des caractéristiques, et un haut niveau de l'intégration de bloc de soutien.
• Les LPC185x/3x/2x/1x fonctionnent aux fréquences d'unité centrale de traitement de jusqu'à 180 mégahertz. L'unité centrale de traitement du BRAS Cortex-M3 incorpore une canalisation de 3 étapes et emploie une architecture de Harvard avec des bus locaux distincts d'instruction et de données aussi bien qu'un troisième autobus pour des périphériques. L'unité centrale de traitement du BRAS Cortex-M3 inclut également une unité interne de prefetch qui soutient l'embranchement spéculatif.
• Les LPC185x/3x/2x/1x incluent jusqu'à 1 mb d'éclair et de kB 136 de sur-puce SRAM, le kB 16 de mémoire d'EEPROM, d'une interface instantanée de SPI de quadruple (SPIFI), d'un sous-système État-configurable de Timer/PWM (SCTimer/PWM), de deux contrôleurs ultra-rapides d'USB, d'Ethernet, d'affichage à cristaux liquides, d'un contrôleur externe de mémoire, et de périphériques numériques et analogues multiples.
• Noyau de processeur
  • Processeur du bras Cortex-M3, fonctionnant aux fréquences d'unité centrale de traitement de jusqu'à 180 mégahertz
  • Unité intégrée de protection de la mémoire du bras Cortex-M3 (MPU) soutenant huit régions
  • L'élément du bras Cortex-M3 a niché le contrôleur d'interruption dirigée (NVIC)
  • Entrée de l'interruption non masquable (NMI)
  • JTAG et fil périodique corrigent, trace périodique, huit points de rupture, et quatre points de montre
  • Trace Module augmenté (ETM) et appui augmenté de Trace Buffer (ETB)
  • Minuterie de coutil de système
• mémoire de Sur-puce
  • Jusqu'à 1 mémoire instantanée de double banque de sur-puce de mb avec l'accélérateur instantané
  • mémoire de 16 de kB données de la sur-puce EEPROM
  • 136 kB SRAM pour l'usage de code et de données
  • Blocs multiples de SRAM avec l'accès distinct d'autobus
  • ROM de 64 kB contenant le code de botte et les pilotes logiciels de sur-puce
  • bit 64 de la mémoire (OTP) programmable ancienne pour l'usage polyvalent

• Lecteurs M des microcontrôleurs RFID du BRAS LPC1853FET256…

• Industriel
• Lecteurs de RFID
• Consommateur
• E-doser
• Produits blancs
 
• Doser
•  Éclairage
•  Systèmes d'alarme
•  Produits blancs